1 Veröffentlichungsnummer: 0 158 035

**B1** 

1

## **EUROPÄISCHE PATENTSCHRIFT**

(5) Veröffentlichungstag der Patentschrift: 23.01.91

(§) Int. Cl.5: H 03 M 5/14, H 04 L 25/49, G 11 B 20/14

(1) Anmeldenummer: 85101468.8

(2) Anmeldetag: 12.02.85

- Schaltungsanordnung zur Bildung der laufenden digitalen Summe für ein digitales Datensignal.
- Priorität: 09.03.84 DE 3408646
- Veröffentlichungstag der Anmeldung: 16.10.85 Patentblatt 85/42
- Bekanntmachung des Hinweises auf die Patenterteilung: 23.01.91 Patentblatt 91/04
- Benannte Vertragsstaaten: DE FR GB IT
- **66** Entgegenhaltungen: FR-A-2 469 047 US-A-3 810 111

FREQUENZ, Band 34, Nr. 2, Februar 1980, Seiten 45-52, Berlin, DE; R. DRULLMANN et al.: "Leitungscodierung und betriebliche Überwachung bei regenerativen Lichtleitkabel-Übertragungssystemen"

- Patentinhaber: ANT Nachrichtentechnik GmbH Gerberstrasse 33 D-7150 Backnang (DE)
- Erfinder: Annecke, Karl-Heinz, Dr. Nansenstrasse 25/2 D-7150 Backnang (DE) Erfinder: Stallann, Jürgen Sechselberger Weg 6 D-7150 Backnang (DE) Erfinder: Bredemeier-Klonki, Volker Königsberger Strasse 36 D-7155 Oppenweiler (DE)
- Entgegenhaltungen: IBM JOURNAL OF RESEARCH AND DEVELOPMENT, Band 27, Nr. 5, September 1983, Seiten 440-451, Armonk, New York, US; A.X. WIDMER et al.: "A DC-balanced, partitioned-block, 8B/10B transmission code"

IBM TECHNICAL DISCLOSURE BULLETIN, Band 24, Nr. 7A, Dezember 1981, Seiten 3156-3161, New York, US; J.A. ROONEY: "DC limited (2, 7) code and implementation"

M

Anmerkung: Innerhalb von neun Monaten nach der Bekanntmachung des Hinweises auf die Erteilung des europäischen Patents im Europäischen Patentblatt kann jedermann beim Europäischen Patentamt gegen das erteilte europäische Patent Einspruch einlegen. Der Einspruch ist schriftlich einzureichen und zu begründen. Er gilt erst als eingelegt, wenn die Einspruchsgebühr entrichtet worden ist (Art. 99(1) Europäisches Patentübereinkommen).

#### Beschreibung

Die Erfindung betrifft eine Schaltungsanordnung zum Bilden und Überwachen der laufenden digitalen

Summe für ein digitales Datensignal gemäß Oberbegriff des Patentanspruchs 1.

Solche Schaltungsanordnungen sind bekannt. Sie werden bei bestimten Übertragungscodes zur Überwchung und Erkennung von Fehlern benutzt. Beispielsweise werden bei einer Umsetzung von 5-Bitcodierten auf 6-Bit-codierten Datenwörten bei einer fehlerfreien Übertragung bestimmte Summationsgrenzen ±G der laufenden digitalen Summe (LDS) nicht überschritten. Wird die Summatoinsgrenze überschritten, so erfolgt eine Anzeige, welche aussagt, daß Übertragungsfehler erfolgt sind. Die Anzahl der Fehler und die Fehlerposition im Datenstrom sind unbekannt. Aufgrund des Überlaufs der LDS wird eine Fehlerkorrektur, beispielsweise durch Wiederholung, in die Wege geleitet.

Das Grundelement herkömmlicher LDS-Schaltungen ist ein Schieberegister. In diesem Schieberegister wird ein Zeiger zur Schieberegisterfunktion "Rechtsshift" oder "Linksshift" entsprechend des Wertes der übertragenen Datenbits zwischen den Summationsgrenzen +G und -G verschoben. Zur Realisierung der 15 hermömmlichen LDS-Schaltungen, wie beispielsweise in den integrierten Schaltkreisen SP 1450 B (B) und SP 1455 B (B) von Plessey, wird ein Schieberegister der Länge 2x Betrag G + 1 Bit benötigt, sowie eine Ansteuerungslogik für die Schiebefunktion des Registers und eine Anordnung zur Anzeige des Überlaufs der Summationsgrenzen.

Durch den Aufsatz "Leitungskodierung und betriebliche Überwachung bei regenerativen 20 Lichtleitkabel-Übertragungssystemen" von Drullmann und Kammerer, Frequenz, Band 34, Februar 1980, Seite 45ff, ist eine Schaltungsanordnung zum Ermitteln der laufenden digitalen Summe eines 5B6Bcodierten Datensignals bekannt geworden, wobei folgende Elemente verwendet werden:

ein erstes Flip-Flop zum Zwischenspeichern des Datensignals,

drei weitere Flip-Flops, die mit einer logischen Verknüpfungsschaltung einen synchronen Auf-/ 25 Abwärtszähler bilden, wobei das Ausgangssignal durch logische Verknüpfung der vier Flip-Flops gebildet wird und anzeigt, ob die LDS einen vorgegebenen Grenzwert +3, -3 überschreitet.

Nachteil der herkömmlichen LDS-Schaltungen ist, daß viele Bauelemente benötigt werden, die eine entsprechend hohe Verlustleistung zur Folge haben. Der Einsatz für hohe Bitraten erscheint deshalb fast

30

Der vorliegenden Erfindung lag die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art anzugeben, welche einen wesentlich kleineren Schaltungsaufwand erfordert und welche für die Übertragung mit hohen Bitraten geeignet ist.

Die Lösung erfolgt mit den im Hauptanspruch angegebenen gekennzeichneten Merkmalen. Eine

Ausbildung findet sich im Unteranspruch.

Die erfindungsgemäße Schaltungsanordnung weist die Vorteile auf, daß sie nur eine geringe Anzahl von Bauelementen benötigt und somit eine entsprechend geringe Verlustleistng hat. Die Anordnung ist daher prädestiniert für eine Schaltungsintegration, und ihr Einsatz ist für hohe Bitraten, beispielsweise für 565-Mbit/s-Übertragungen, möglich.

Die Erfindung geht aus von de Idee, daß das Verschieben eines Zeigers in einem Schieberegister in 40 Abhängigkeit von dem Wert der übertagenen Datenbits auch als eine Art von Zählen interpretiert werden kann. Dbei wird jede Wertänderung der Datenbits durch eine Zählrichtungsänderung angezeigt. Erreicht der Zähler die festgesetzten Summationsgrenzen +G oder -G, so wird der erreichte Zählerstand bis zur nächsen Wertänderung der Datenbits gehalten. Der Zähler wird bei der vorliegenden Schaltungsanordnung durch eine Binärzähleranordnung realisiert.

Es folgt nun die Beschreibung der Erfindung anhand der Figuren:

Figur 1 zeigt ein Blockschaltbild für einen Auf-/Abwärtszähler mit den Grenzen ±3. In Figur 2 ist eine Schaltungsrealisierung der Logik nach Figur 1 gemäß der Wahrheitstabelle nach Figur 3 bzw. den logischen Gleichungen nach Figur 4 gezeichnet. In Figur 5 ist die erfindungsgemäße Realisierung für eine LDS-Zähler mit nur wenigen Gattern und einem Multiplexer dargestellt. Die Figur 6 zeigt eine Schaltungseinzelheit für das Fangen einer Grenzüberschreitung. In Figur 7 ist ein Implsdiagramm dargestellt für die Realisierung nach Figur 5 zusammen mit Figur 6, in Figur 8 schließlich ist eine Tabelle aufgelistet, welche die Wertzuweisung auf die Zustände der drei D-Flip-Flops 2, 3 und 4 des Auf-/ Abwärtszählers zeigt.

Das Blockschaltbild nach Figur 1 zeigt ein Eingangsdaten-Flip-Flop FF1, in dessen Eingang die Daten 55 einlaufen. Ferner sind drei weitere D-Flip-Flops FF2, FF3 und FF4 gezeichnet sowie eine logische Verknüpfungsschaltung Logik mit dem den Eingängen a, B, D und D und den Ausgängen Y1, Y2, Y3 und Z, welch letzterer das Ausgangssignal für die laufende digitale Summe LDS-OUT darstellt. Die Flip-Flops

Ţ,

Werden durch den Takt CLOCK getaktet.

in Figur 2 ist eine Realisierung für die logische Verknüpfung Logik im einzelnen dargestellt durch 60 logische Verknüpfungsglieder G1 bis G7 sowie durch einen Multiplexer M, wobei einzelne Verknüpfungsglieder wie G1, G3 und der Multiplexer M jeweils durch zwei UND-Glieder und ein ODER-Glied realisiert sind. Die Anordnung ist nach der Wahrheitstabelle der Figur 3 bzw. nach den logischen Verknüpfungsgleichungen der Figur 4 aufgebaut. Die Figur 5 zeigt den erfindungsgemäßen Auf-/ Abwärtszähler, der außer dem Multiplexer M und den drei D-Flip-Flops FF2 bis FF4 lediglich sieben Gatter G1 bis G7 aufweist, wobei die Gatter G1 und G3 ausschließlich ODER-Schaltungen mit zwei Eingängen, die

Gatter G2 und G4 ODER-Schaltungen mit vier Eingängen, die Gatter G5 und G6 ODER-Schaltungen mit zwei Eingängen und das Gatter G7 ein UND-Glied sind. Die Eingänge der logischen Verknüpfungsglieder sind wie folgt beaufschlagt:

5	Ausschließendes ODER-Glied G1:	Yl = A
		y2 = B
	ODER-Glied G2:	YI = A
10		y2 = B
		¥3 = Ĉ
		Y4 = D
15	ausschließendes ODER-Glied G3:	Y1 = A
		$Y2 = \overline{C}$
	ODER-Glied G4:	$Y1 = \tilde{A}$
20	ODER-Giled G4:	$Y2 = \overline{B}$
		12 - B Y3 = C
		$Y4 = \overline{D}$
25	ODER-Glied G5:	$\begin{array}{ccc} 14 &= D \\ Y1 &= G1 \end{array}$
	ODEK-Giled Go:	$Y2 = \overline{G2}$
	oppp grind gr	12 = G2 Y1 = G3
30	ODER-Glied G6:	$Y2 = \overline{G4}$
50	TWO office on	Y1 = G2
	UND-Glied G7:	
	21	Y2 = G4
35	die Belegung des Multiplexers M ist wie folgt:	¥0 = D
		$\lambda 1 = \lambda$
		S1 = C <sub>,</sub>
40		S2 = B
	die Belegung des Flip-Flops FF2:	Y = G5
	FF3:	Y ≈ G6
45	FF4:	X = M
	das Ausgangssignal LDS-OUT:	$z = \overline{G7}$

Zur Berechnung der laufenden digitalen Summe eines 5B- 6B-codierten Datenstroms wird eine LDS-Schaltung mit den Begrenzungen ±3 benötigt, wie sie in Figur 5 dargestellt ist. Die laufende digitale Summe wird in den im wesentlichen durch die Flip-Flops FF2, FF3 und FF4 repräsentierten Zähler aufgenommen, wobei den einzelnen Zählerständen jeweils ein gewisser Wert (Summe) zugewiesen wird, wie in Figur 8 dargestellt ist. Bei Erreichen der Summe +3 oder -3 hat ein weiteres zu übertragendes Datenbit, welches das gleich Vorzeichen wie das der erreichten Grenze aufweist, zur Folge, daß am Ausgang von G7 ein Impuls der Länge n X T ansteht. T ist dabei die Periodendauer des Taktes CLOCK, und n ist die Anzahl der Datenbits, die den Überlauf verursachen. Mit der Fangschaltung nach Figur 6 können die Umlaufimpulse mit I beliebig verlängert werden. Hierbei ist ein weiteres D-Flip-Flop-FF5 vorgesehen, dessen Eingang von LDS-OUT beaufschlagt ist. Sobald ein Überlauf erfolgt, wird das Flip-Flop FF5 gesetzt, wodurch über eine Konjunktionsschaltung G8 mit dem Verlängerungssignal I, welche Konjunktionsschaltung in einer Rückkoppelschleife auf den Eingang des Flip-Flops FF5 führt, der Eingang besetzt bleibt.

Der Takt für das Flip-Flop FF5 ist aus Gründen der Laufzeitanpassung über ein Gatter G9 geführt. Die in Figur 5 real.sierte Schaltungsanordnung weist gegenüber den herkömmlichen Lösungen, die mit einem Schieberegister arbeiten, eine minimale Anzahl von Verknüpfungsgliedern auf, was sich günstig auf

den Leistungsverbrauch auswirkt. Außerdem ist die Schaltungsstruktur derart, daß die Verknüpfungslogik lediglich zweiter Ordnung ist, so daß die Schaltungsanordnung bestens geeignet ist für hohe Datenübertragungsraten. Unter Ausnutzung der Möglichkeiten zur Überführung von ODER- oder UND-Gliedern in WIRED-OR bzw. WIRED-AND kann die Verknüpfungslogik bei der Realisierung in entsprechenden Technologien auf eine Struktur erster Ordnung reduziert werden, so daß die Laufzeit der Verknüpfungslogik zwischen den Flip-Flop-Ebenen noch weiter reduziert werden kann, wodurch eine weitere Erhöhung der Datenübertragungsrate ermöglicht wird.

#### Patentansprüche

25

30

35

Schaltungsanordnung zum Ermitteln und Überwachen der laufenden digitalen Summe aus einem digitalen Datensignal, wobei die einzelnen Datenbits mit den Werten +1 im Falle einer Binärziffer 1 und -1 im Falle einer Binärziffer 0 bewertet und aufsummiert werden und wobei eine Anzeige erfolgt, wenn die laufende digitale Summe (LDS) einen bestimmten vorgebbaren Betrag überschrietet, mit einem ersten D-Flip-Flop (FF1) zur Zwischenspeicherung des Dateneingangssignals, einem Auf-/Abwärtszähler aus drei weiteren D-Flip-Flops (FF2, FF3, FF4) und einer logischen Verknüpfungsschaltung (Logik), wobei die Ein-FF3, FF4) und das Ausgangssignal (A = Q1 (t)) des ersten D-Flip-Flops (FF1) mittels logischer Verknüpfungsglieder nach den Vorschriften

$$Y1 = (A \wedge \overline{B}) \vee (\overline{A} \wedge B) \vee (\overline{A} \vee B \vee \overline{C} \vee D)$$
 (1)

$$Y2 = (A \land C) \lor (\overline{A} \land \overline{C}) \lor (\overline{A} \lor \overline{B} \lor C \lor \overline{D})$$
 (2)

$$Y3 = ((B \lor C) \land D) \lor ((B \lor \overline{C}) \land A)$$
 (3)

oder in äquivalenter Form verknüpft werden und wobei sich das Ausgangssignal (Z) des Auf-/ Abwärtszählers aus der logischen Verknüpfung

$$Z = (A \vee B \vee \overline{C} \vee D) \wedge (\overline{A} \vee \overline{B} \vee C \vee \overline{D})$$
 (4)

ergibt, dadurch gekennzeichnet, daß zwei ausschließende ODER-Glieder (G1, G3), zwei ODER-Glieder (G2, G4) mti vier Eingängen, zwei ODER-Glieder (G5, G6) mtik zwei Eingängen, ein UND-Glied (G7) und ein Zwei:Eins-Multiplexer (M) vorgesehen sind, und daß die Eingänge dieser Verknüpfungsglieder wie folgt beaufschlagt werden:

45	anaba	
	erstes ausschließendes ODER-Glied (G1):	Y1 = A
		Y2 = B
50	zweites ausschließendes ODER-Glied (G3):	Y1 = A
	•	$Y2 = \overline{C}$
	erstes ODER-Glied mit vier Eingängen (G2):	Y1 = A
55		Y2 = B
		Y3 = C
	••	Y4 = D
60	zweites ODER-Glied mit vier Eingängen (G4):	$Y1 = \overline{\lambda}$
		$Y2 = \overline{B}$
		X3 = C
65		٧4 = ñ

erstes ODER-Glied mit zwei Eingängen (G5):	Y1 = G1
	$Y2 = \overline{G2}$
zweites ODER-Glied mit zwei Eingängen (G6):	$\lambda 1 = 03$
	$y_2 = \overline{G4}$
UND-Glied (G7):	Y1 = G2
• •	Y2 = G4
die Belegung des Multiplexers M ist wie folgt:	A0 = D
	A1 = A
	s1 = c
	s2 = B
die drei weiteren D-Flip-Flops FF2:	Y1 = G5
FF3:	Y1 = G6
FF4:	Y1 = M
das Ausgangssignal Z:	$Z = \overline{G7},$
	FF4:

wobei G<sub>1</sub>, G<sub>2</sub>, Ḡ2, Ḡ3, Ḡ4, Ḡ4, Ḡ5, Ḡ6, Ḡ7, M die Ausgangssignale bzw. die invertierten Ausgangssignale der entsprechenden Glieder bzw. des Multiplexers und wobei Y1, Y2, Y3, Y4, A0, A1, S1, S2 die Eingangssignale dieser logischen Verknüpfungsglieder bzw. die Dateneingangssignale bzw. die Sezeingänge des Multiplexerts (M) sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Fangschaltung vorgesehen ist, mittels der ein Überschreiten der laufenden digitalen Summe über den vorgebbaren Wert speicherbar it, indem das Ausgangssignal (Z) des Auf-/Abwärtzählers auf den Eingang eines weiteren D-Flip-Flops (FF5) geführt ist und wobei dessen Ausgangssignal (Q5 (t)) über ein weiteres UND-Glied (G8), dessen zweiter Eingang von einem das Fangen erlaubenden oder abschaltenden Signal (I) angesteuert ist, ebenfalls auf seinen Eingang zurückgeführt ist.

#### Revendications

40

60

1. Dispositif électronique pour la détermination et la surveillance de la valeur numérique cumulée à partir d'un signal numérique de données, les bits de données individuels étant affectés de la valeur +1 dans le cas d'un chiffre binaire 1 et de la valeur -1 dans le cas d'un chiffre binaire 0, et étant comptabilisés de cette manière et une indication apparaissant lorsque la valeur numérique cumulée (LDS) dépasse un seuil déterminé fixé à l'avance, avec une première bascule D (FF1) pour constituer une mémoire intermédiate du signal d'entrée des données, un compteur-décompteur composé de trois autres bascules D (FF2, FF3, FF4) et un circuit logique combinatoire (Logík), les signaux d'entrée (Y1, Y2, Y3) et de sortie (C = Q2 (t), B = Q3 (t), D = Q4 (t)) concernant les trois autres bacules D (FF2, FF3, FF4) et le signal de sortie (A = Q1 (t)) de a première bascule (FF1) sont élaborés à l'aide d'opérateurs logiques en fonction des règles suivantes:

$$Y1 = (A \wedge \overline{B}) \vee (\overline{A} \wedge B) \vee (\overline{A} \vee \overline{B} \vee \overline{C} \vee \overline{D})$$
 (1)

$$YZ = (A \land C) \lor (\overline{A} \land \overline{C}) \lor (\overline{A} \lor \overline{B} \lor C \lor \overline{D})$$
 (2)

$$Y3 = ((B \lor C) \land D) \lor ((B \lor \overline{C}) \land A)$$
 (3)

ou sous une forme équivalente, le signal de sortie (Z) du compteur-décompteur étant obtenu par l'enchaînement logique suivante:

$$Z = (A \vee B \vee \overline{C} \vee D) \wedge (\overline{A} \vee \overline{B} \vee C \vee \overline{D})$$
 (4)

le dispositif étant caractérisé en ce qu'il comprend l'utilisation de deux portes "OU exclusif" (G1, G3), deux portes "OU" (G2, G4) à quatre entrées, deux portes "OU" (G5, G6) à deux entrées, unbe porte (ET" (G7) et un système de Multiplexage (M) deux:un, et en ce que ces différents opérateurs logiques reçoivent les informations d'entrée suvantes:

	première porte "OU" exclusif" (G1)	Y1 = A
10		Y2 = B
	deuxième porte "OU exclusif" (G3)	Y1 = A
		$Y2 = \overline{C}$
15	première porte "OU" à quatre entrées (G2)	Y1 = A
		Y2 = B
20		$Y3 = \overline{C}$
20		Y4 = D
	deuxième porte "OU" à quatre entrées (G4)	$Y1 = \overline{A}$
25		$Y2 = \overline{B}$
		Y3 = C
		$Y4 = \overline{D}$
30	première porte "OU" à deux entrées (G5)	Y1 = G1
	de	Y2 = <u>G2</u>
	deuxième porte "OU" à deux entrées (G6)	Y1 = G3
35	Donto HETH (CT)	$Y2 = \overline{G4}$
	porte "ET" (G7)	Y1 = G2
40	le branchement I was a	Y2 = G4
40	le branchement du Multiplexeur M est le suivant	AO = D
		A1 = A
45		S1 = C
	les trois autore has t	\$2 = B
	les trois autres bascules D FF2 :	Y1 = G5
50	FF3 :	Y1 = G6
	FF4 : Le signal de sortie Z :	Y1 = M
	grac de Sortie Z :	$z = \overline{G7}$

les coordonnées G1, G2,  $\overline{G2}$ , G3, G4,  $\overline{G4}$ , G5, G6,  $\overline{G7}$ , et M représentant les signaux de sortie ou les signaux de sortie inversés des portes correspondantes ou du multiplexeur, et les coordonnées Y1, Y2, Y3, Y4, A0, A1, S1, S2, représentant les signaux d'entrée de ces opérateurs logiques, ou les signaux d'entrée de données ou les signaux d'entrée de positionnement du Multiplexeur (M).

 <sup>2.</sup> Dispositif électronique selon la revendication 1, caractérisé en ce qu'il comprend un circuit de détection, à l'aide duquel peut être mémorisé un dépassement de la valeur numérique cumulée par rapport au seuil fixé à l'avance, le signal de sortie (Z) du compteur-décompteur étant appliqué à l'entrée d'une bascule D supplémentaire (FF5) dont le propre signal de sortie (Q5 (t)) est de la méme manière ramené sur son entrée par l'intermédiaire d'un autre porte "ET", dont la deuxième entrée est commandée par un signal (l) qui permet d'autoriser ou d'interdire la détection.

#### Claims

20

1. Circuit arrangement for determining and monitoring the running digital sum of a digital data signal, wherein the individual data bits are assigned the value +1 in the case of a binary number 1 and the value +1 in the case of a binary number 1 and the value +1 in the case of a binary number 0 and added up and wherein an indication takes place when the running digital sum (LDS) exceeds a certain predeterminable amount, with a first D-flip-flop (FF1) for the intermediate storage of the data input signal, a reversible counter of three further D-flip-flops (FF2, FF3, FF4) and a logic interlinking circuit (Logik), wherein the input signals (Y1, Y2, Y3) and the output signals (C = Q2(t), B = Q3(t), D = Q4(t)) of the three further D-flip-flops (FF2, FF3, FF4) and the output signal (A = Q1(t)) of the first D-flip-flop (FF1) are interlinked by means of logic interlinking members according to the rules

$$Y1 = (A \wedge \overline{B}) \vee (\overline{A} \wedge B) \vee (\overline{A} \vee \overline{B} \vee \overline{C} \vee \overline{D})$$
 (1)

$$YZ = (A \land C) \lor (\overline{A} \land \overline{C}) \lor (\overline{A} \lor \overline{B} \lor C \lor \overline{D})$$
 (2)

$$Y3 = ((B \lor C) \land D) \lor ((B \lor \overline{C}) \land A)$$
 (3)

or in equivalent form and wherein the output signal (Z) of the reversible counter results from the logic interlinking

$$Z = (A \lor B \lor \overline{C} \lor D) \land (\overline{A} \lor \overline{B} \lor C \lor \overline{D})$$
(4)

characterised thereby, that two exclusive OR-members (G1, G3), two OR-members (G2, G4) with four inputs, two OR-members (G5, G6) with two inputs, and AND-member (G7) and a two:one multiplexer (M) are provided and that the inputs of these interlinking members are acted on as following:

35	finat avaluation	
	first exclusive OR-member (G1):	Y1 = A
		Y2 = B
40	second exclusive OR-member (G3):	Y1 = A
40		Y2 = <u>C</u>
	first OR-member with four inputs (G2):	Y1 = A
45		Y2 = B
		Y3 = €
		Y4 = D
50	second OR-member with four inputs (G4):	Y1 = Ā
		$Y2 = \overline{B}$
		Y3 = C
55		$Y4 = \overline{D}$
	first OR-member with two inputs (G5):	Y1 = G1
		Y2 ≈ G2
60	second OR-member with two inputs (G6):	Y1 = G3
		Y2 <b>=</b> \$\overline{G4}
	AND-member (G7):	Y1 = G2
65		Y2 = G4

	the occupancy of the multiplexer M is as following:	AO = D	
		A1 = A	
5		S1 = C'	
		S2 = B	ž.
	the three further D-flip flops FF2:	Y1 = G5	
10	FF3:	Y1 = G6	7
	FF4:	Y1 = M	
		$Z = \overline{67}$ ,	
15			

wherein G1, G2, G2, G3, G4, G4, G5, G6, G7, and M are either the output signals or the inverted output signals of the corresponding member of the multiplexer and wherein Y1, Y2, Y3, Y4, A0, A1, S1 and S2 are either the input signals of these logic interlinking members or the data input signals or the setting inputs of the multiplexer [M].

2. Circuit arrangement according to claim 1 characterised thereby, that a catching circuit is provided, by means of which an exceeding of the running digital sum over the predeterminable value is storable in that the output signal (Z) of the reversible counter is led to the input of a further D-flip-flop (FF5) and wherein the output signal (Q5(t)) thereof is likewise led back to its input by way of a further AND-member (G8), the second input of which is driven by a signal (I) permitting or switching off the catching.




FIG. 1




FIG.2

		_,						
	A	В	£	D	Y1	Y2	Y3	Z
	0	0	0	0	0	1	0	0
	0	0	0	1	0	1	0	0
	0	0	1	0	1	0	0	1
	0	0	1	1	0	0	1	0
	0	1	0	0	1	1	0	0
	0	1	0	1	1	1	1	0
	0	1	1	0	1	0	0	0
	0	1	1	1	1	0	1	0
	1	0	0	0	1	0	1	0
	1	0	0	1	1	0	1	0
	1	0	1	0	1	1	0	0
L	1	0	1	1	1	1	1	0
L	1	1	0	O	0	0	0	0
L	1	1	0	1	0	1	1	1
L	1	1	1	0	0	1	0	0
L	1	1	1	1	0	1	1	0

FIG. 3

$$A = Q_{1} (t)$$

$$B = Q_{3} (t)$$

$$C = Q_{2} (t)$$

$$D = Q_{4} (t)$$

$$Y_{1} = (A \land \overline{B}) \lor (\overline{A} \land B) \lor (\overline{A} \lor \overline{B} \lor \overline{C} \lor \overline{D})$$

$$Y_{2} = (A \land C) \lor (\overline{A} \land \overline{C}) \lor (\overline{A} \lor \overline{B} \lor C \lor \overline{D})$$

$$Y_{3} = ((B \lor C) \land D) \lor ((\overline{B} \lor C) \land A)$$

$$Z = (\overline{A} \lor \overline{B} \lor \overline{C} \lor D) \land (\overline{A} \lor \overline{B} \lor C \lor \overline{D})$$

FIG. 4

Wert 3	,					
3	FF 2Q	FF 30	FF 4Q			
-3	[7]	0	0 🥎			
-2	1	1	o 🗧			
-1	> 0	1	0 /			
±0	> 0	0	0	0	Ó	1
1	7	0	1 }			
2	<b>1</b>	1	1 🖁			
3	0	1	1 )			
·					FIG.	8






FIG.5





Publication number:

**0 291 208** A3

(12)

# **EUROPEAN PATENT APPLICATION**

- (2) Application number: 88303919.0
- 22 Date of filing: 29.04.88

(a) Int. Cl.<sup>5</sup> C08G 61/08, C08F 210/02, C08L 23/08, C08L 65/00

- Priority: 01.05.87 JP 106354/87 08.05.87 JP 110630/87
- 43 Date of publication of application: 17.11.88 Bulletin 88/46
- Designated Contracting States:
  AT BE CH DE ES FR GB GR IT LI LU NL SE
- Date of deferred publication of the search report: 11.07.90 Bulletin 90/28
- Applicant: MITSUI PETROCHEMICAL INDUSTRIES, LTD.
   2-5, Kasumigaseki 3-chome Chiyoda-ku Tokyo 100(JP)
- Inventor: Minami, Syuji 2-2 Misono 1-chome Ootake-shi Hiroshima(JP) Inventor: Kawamoto, Keiji 30-6 Ajina 4-chome Hatsukalchi-shiSHiroshima(JP) Inventor: Todo, Akira 5 Yushudainishi 2-chome Ichihara-shi Chiba(JP) Inventor: Kuroiwa, Toshiaki 4-2 Wakicho, waki 2-chome Kuga-gun Yamaguchi(JP) Inventor: Kasai, Tetsuzi 4-3 Wakicho, Waki 2-chome Kuga-gun Yamaguchi(JP)
- Representative: Myerscough, Philip Boyd et al J.A.Kemp & Co. 14, South Square Gray's inn London, WC1R 5EU(GB)
- Cycloolefin type random copolymer compositions and uses thereof.
- © Compositions comprising (A) cycloolefin random copolymer containing an ethylene component, and a cycloolefin component represented by the general formula [I] or [II] and having an intrinsic viscosity of 0.05-10 dl/g as measured at 135 °C in decalin and a softening temperature (TMA) not lower than 70 °C, and (B) a cycloolefin random copolymer containing an ethylene component, and a cycloolefin component represented by the general formula [I] or [II] and having an intrinsic viscosity of 0.01-5 dl/g as measured at 135 °C in decalin and a softening temperature (TMA) of below 70 °C, the weight ratio of said (A) component / (B) component ranging from 100/0.1 to 100/10.

The composition is particularly useful for mold-

ing an information recording base board.

EPO FORM 1503 63.82 (P0401)

EP 88 30 3919

		SIDERED TO BE RELEVA	NT			
Category	Citation of document wit of relevant	h indication, where appropriate, passages	Relevant to claim	CLASSIFICATION OF THE APPLICATION (Int. Cl. 4)		
A	EP-A-0 156 464 () * Abstract *	MITSUI PETROCHEMICAL)	1	C 08 G 61/08 C 08 F 210/02		
A	EP-A-0 203 799 () * Abstract *	MITSUI PETROCHEMICAL)	1	C 08 L 23/08 C 08 L 65/00		
				TECHNICAL FIELDS SEARCHED (Int. CL4)		
				SEARCHED (Int. Cl.4)		
				C 08 F C 08 G C 08 L		
		,				
<del> </del>	The present search report has	been drawn up for all claims				
	Place of search	Date of completion of the search	<u> </u>	Examiner		
IHE	HAGUE	10-04-1990	GOOVA	ERTS R.E.		
K : partict Y : partict docum A : techno	TEGORY OF CITED DOCUME ularly relevant if taken alone ularly relevant if combined with an ent of the same category logical background ritten disclosure	E: earlier patent do after the filing o other D: document cited L: document cited t	ocument, but publish late in the application for other reasons	ed on, or		
': interm	ediate document	&: member of the s document	&: member of the same patent family, corresponding document			